웨이퍼 테스트 공정
웨이퍼의 각 칩(Chip)에 전기적 신호를 전달하여 양품과 불량을 판별하는 핵심 검사 장치입니다.
(A core inspection device that identifies good and defective products by sending electrical signals to each chip on the wafer.)
기술적 정밀성: MLC 타입 프로브 카드 구조
복잡한 신호 처리를 위한 다층 세라믹 구조 설계
Space Transformer (STF)
혁신적인 메모리 MEMS 프로브 카드 구조
Fixture Parts 구조해석 및 열 변형 Test를 통한 최적의 파츠 적용
초미세 MEMS Probe 기술 적용
압도적인 스펙 차이
Cantilever vs MEMS 기술 성능 비교
≤ 15µm (Large Pad Damage)
500K
1.5 Weeks (Epoxy/Curing)
Unstable (Particle Issue)
< 400mA
< 4µm (No Pad Damage)
1M (3x Lifetime)
3 Days (Probe Insert Method)
Very Stable (Low Inductance)
1A
* Data based on internal testing and benchmark against standard cantilever probes.
Minimal Scrub Mark: 수율의 핵심
백문이 불여일견: 완벽에 가까운 타점 구현.
기존 방식: 큰 Scrub Mark 및 Pad 손상 발생 (≤15µm)
MEMS Type: Pad 손상 없는 깔끔한 타점 (<4µm)
Radically reduces Gold Pad cost by reducing Pad Size.
Pad Size를 획기적으로 줄여 Gold Pad 원가를 극적으로 절감합니다.
MEMS Vertical Probe Card 도입의 6가지 혁신적 혜택
원가 절감
Pad Size 축소 (기존 40x80µm → 개선 7x7µm)
수명 연장
Life Time 2배 증가 (기존 500K → 개선 1M)
수리 시간 단축
Repair Time 70% 단축 (2~3일 소요)
접촉 저항 개선
Scrub Mark 감소로 안정적인 Contact 저항 확보
초미세 Pitch 구현
27µm Stacked 제작 가능
Para 확장성
다중 Para 제작 가능 (최대 526Para F/T)
Testing Parameter: @ 75µm OT
가혹한 테스트를 견디는 압도적 내구성
평균 Force: 1.32gf
"1,310만 회의 극한 반복 테스트 후에도 Force 저하(Degradation)가 전혀 없습니다."
차세대 혁신의 탄생: VLWST 솔루션
고가, 긴 납기의 한계를 부수고 새로운 표준을 제시합니다.
전량 수입 의존, 높은 단가와 최소 5주 이상의 긴 납기 문제.
독자적 VLWST 개발
5년의 연구 및 글로벌 팹리스 실장 테스트 거친 성공적 개발.
단가 대폭 절감 및 납기 3주 이내 단축 완수.
패러다임을 바꾸는 차이
일본산 MLC를 압도하는 TESTONIC VLWST의 기술력.
기술적 우위의 비밀: 최적화된 내부 구조 설계
기존 MLC: 60mm 패턴 길이 (긴 경로로 인한 주파수 손실 발생).
혁신 VLWST: 10mm 패턴 길이 (짧은 경로로 초고속 전송 구현).
내부 패턴 길이를 1/6로 단축하여 ≥3.2GHz 이상의 압도적인 Speed 특성을 구현해 냈습니다.